

### (12)特許協力条約に基づいて公開された国際

#### (19) 世界知的所有権機関 国際事務局



# . I MATTA BINKALAT II BIBING HARN ADDIN BERN ATAT I NI BATAT BINKA ANAN BINKA KAR BERLATIN HADI NIKA KARA

(43) 国際公開日 2004年7月1日(01.07.2004)

**PCT** 

(10) 国際公開番号 WO 2004/055532 A1

(51) 国際特許分類7:

G01R 31/28

(21) 国際出願番号:

PCT/JP2003/015920

(22) 国際出願日:

2003年12月12日(12.12.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願 2002-362392

> 2002年12月13日(13.12.2002) TP

(71) 出願人(米国を除く全ての指定国について): 株式会 社アドバンテスト (ADVANTEST CORPORATION) [JP/JP]; 〒179-0071 東京都 練馬区 旭町 1 丁目 3 2 番 1号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 千葉 宜明 (CHIBA,Noriaki) [JP/JP]; 〒179-0071 東京都 練馬区 旭町1丁目32番1号 株式会社アドバンテスト内 Tokyo (JP).

(74) 代理人: 渡辺 喜平 (WATANABE, Kihei); 〒101-0041 東 京都 千代田区 神田須田町一丁目26番 芝信神田ピ ル3階 Tokyo (JP).


(81) 指定国 (国内): DE, JP, US.

添付公開書類: 国際調査報告書

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: TIMING GENERATION CIRCUIT AND SEMICONDUCTOR TEST DEVICE HAVING THE TIMING GENERA-TION CIRCUIT

(54) 発明の名称: タイミング発生回路とこのタイミング発生回路を備えた半導体試験装置



A. タイミング・発生回路(タイミング・エッジ・生成部)

10...TIMING MEMORY (TMM)

40...ADDRESS SELECTION CIRCUIT 50...LOAD DATA SWITCHING CIRCUIT

20...DOWN COUNTER

30...COUNTER LOAD ENABLE SELECTION CIRCUIT

60...TIMING DATA SELECTION CIRCUIT
A...TIMING GENERATION CIRCUIT (TIMING EDGE GENERATION SECTION)

(57) Abstract: A timing generation circuit can increase the maximum delay amount without changing the configuration of the timing memory. The timing generation circuit includes: a timing memory (TMM) (10) containing predetermined timing data; a plurality of down counters (20) for loading timing data output from the TMM and outputting a pulse signal at the timing indicated by the timing data; an address selection circuit (40) for specifying one or two TMM addresses by switching and outputting corresponding one or two timing data; a load data switching circuit (50) used when two timing data are output from the TMM, for loading the two timing data to the two down counters cascaded and outputting one timing pulse signal; and a timing data selection circuit (60) for selecting one of the pulse signals based on the one or two timing data output from the down counters.

(57) 要約: タイミングメモリの構成を変えることなく、最大遅延量を大きくできるタイミング発生回路である。所定のタイミングデータを格納したタイミングメモリ(TMM)10と、TMMから出力されるタイミングデータをロードし、タイミングデータが示すタイミングでパルス信号を出力する複数のダウンカウンタ20と、切替によりTMMのアドレスを1個又は2個指定し、該当する1個又は2個のタイミングデータを出力させるアドレス選択回路40と、TMMから2個のタイミングデータが出力されると、当該2個のタイミングデータをカスケードした2個のダウンカウンタにロードして一のタイミングのパルス信号を出力させるロードデータ切替回路50と、ダウンカウンタから出力される1個又は2個のタイミングデータに基づくパルス信号のいずれかを選択するタイミングデータ選択回路60を備えている。

#### 明細書

タイミング発生回路とこのタイミング発生回路を備えた半導体試験装置

### 5 技術分野

10

25

30

本発明は、半導体試験装置において被試験デバイスに印加する信号波形のタイミング生成を行うタイミング発生回路(Timing Generator: TG)に関し、特に、所定のタイミングデータを格納したタイミングメモリの構成を変えることなく、タイミングエッジの最大遅延量を大きくしたり、タイミングセット(Timing Set: TS)数を増加させることができ、一種類のハードウェア構成により複数種類のTGを実現し、ローコストなデバイス測定が可能となる半導体試験装置に好適なタイミング発生回路に関する。

### 背景技術

15 一般に、半導体試験装置は、試験対象となる半導体デバイス(Device Under Test: DUT)へ試験パターン信号を入力し、DUTから出力される応答信号を 期待値パターン信号と比較してその一致,不一致を判定することによりDUTを 試験している。そして、このような半導体試験装置では、通常、DUTに対して 所定のタイミングで試験信号を印加するために、DUTに印加する波形のタイミ ング生成を行うタイミング発生回路(TG)が備えられている。

第10図は、一般的な半導体メモリ試験装置の基本構成を示すブロック図である。

同図に示すように、メモリ試験装置は、タイミング発生回路(タイミング発生器: TG) 1,パターン発生器 2,波形整形器 3,論理比較器 4,不良解析メモリ部 5を備え、被試験メモリMの試験装置を構成している。

タイミング発生回路 1 は、半導体メモリ試験装置における基準クロックを発生する。

パターン発生器 2 は、タイミング発生回路 1 で発生される基準クロックに従い、 試験対象となる被試験メモリMに与えられるアドレス信号, 試験パターンデータ, 制御信号と論理比較器 4 に与えられる期待値データを発生する。 パターン発生器 2 から出力されたアドレス信号, 試験パターンデータ, 制御信号は、波形整形器 3 に入力されて波形整形され、被試験メモリMに印加される。

被試験メモリMでは、与えられた制御信号に基づきデータ信号の書込み又は読出しの動作が行われ、印加されたアドレスからデータが読み出されるとともに、

5 印加された書込みデータが当該アドレスに書き込まれる。被試験メモリMから読み出されたデータは、応答信号として出力され、論理比較器4に与えられる。

論理比較器 4 は、被試験メモリMからの応答信号と、パターン発生器 2 で発生された期待値データが入力されると、両データを比較して、その一致,不一致を検出する。これによって、試験メモリ 1 1 0 の良否判定が行われる。

10 不良解析メモリ部5は、被試験メモリMからの応答信号と期待値データが不一致の場合にフェイルデータが入力される。フェイルデータは、パターン発生器から出力されるアドレス信号に対応するメモリセルに格納される。不良解析メモリ部5に格納されたフェイルデータは、別途読み出されて所定の不良解析に用いられる。

15

20

25

30

第11図は、以上のような半導体試験装置に備えられる従来のタイミング発生 回路の詳細を示すブロック図である。

同図に示すように、従来のタイミング発生回路(タイミングエッジ生成部)は、 所定のタイミングデータ(例えば基準クロックの遅延データ)を格納したタイミ ングメモリ(TMM)110と、タイミングデータが示す所定のタイミングでパ ルス信号を出力するためのダウンカウンタ120と、ダウンカウンタ120にロ ード信号を入力するカウンタロードイネーブル選択回路130を備えている。

このような従来のタイミング発生回路では、タイミングメモリ110に格納されたタイミングデータがダウンカウンタ120にセットされるとともに、カウンタロードイネーブル選択回路130のロード信号によりセットされたタイミングデータがロードされることで、タイミングデータがダウンカウンタ120においてCLK信号に同期して1ずつ減数される。

そして、ダウンカウントされたタイミングデータが"0"になると、ダウンカウンタ120からパルス信号("ALLゼロ"信号)が出力される。このパルス信号が、図示しないパターン発生器等にタイミング信号として入力される。

具体的に、このようなタイミング発生回路を半導体試験装置で実際に動作させる場合には、TMM10の列方向アドレス(第11図に示すAdr:0~Adr:n-1)のいずれか1個を指定することにより、当該アドレスに格納されている行方向ビット幅(第11図に示す例ではb0~bm-1のmビット)のデータをダウンカウンタ20にセットし、カウンタロードイネーブル選択回路130のロード信号によってタイミングデータをロードし、ダウンカウントさせることができる。このようにして、従来のタイミング発生回路では、TMMに所望のタイミングを示すタイミングデータを格納することで、例えばCLK信号周期の任意の整数倍の遅延時間で示されるタイミング信号が発生できるようになっていた。

10 なお、タイミング発生回路は、通常、複数のダウンカウンタが備えられるようになっており、例えば第12図に示すように、4相のダウンカウンタ120a~120dが備えられるようになっている。これにより、一のダウンカウンタにおいてあるタイミング信号のダウンカウントが行われている間に、次のタイミング信号を他のダウンカウンタにロードしてダウンカウントできるようになっている。

15

以上のように、予め所定のタイミングデータを格納したTMMを備える従来のタイミング発生回路では、メモリ(TMM)の行方向ビット幅のタイミングデータを、メモリの列方向アドレス分のタイミングセット数だけ設定できるようになっている。

20 しかし、このようにTMMのビット幅(行方向)によって遅延量が決定される (例えば20ビット幅で16μs以下等) 従来のタイミング発生回路では、それ以上に長い遅延量に対応させるためには、TMMのメモリ構成を変更し、行方向のビット幅を追加するとともに、次段のダウンカウンタの1相当たりのビット 数を追加する必要があった。このため、遅延量を長くしようとすると、タイミングエッジ生成部の回路規模が莫大に増加してしまい、タイミング発生回路のゲートアレイコストが大きくなるという問題が発生した。

同様に、TMMに設定されるタイミングセット(TS)数についても、列方向のアドレス数に固定されており、メモリ構成を変えない限りタイミングセット数を増加させることができないという問題もあった。

30 本発明は、このような従来の技術が有する問題を解決するために提案されたも

のであり、タイミングデータを格納したタイミングメモリの構成を変えることなく、最大遅延量を大きくしたり、タイミングセット数を増加させることができ、一種類のハードウェア構成により複数種類のTGを実現し、ローコストなデバイス測定が可能となるタイミング発生回路及びこのタイミング発生回路を備える半導体試験装置の提供を目的とする。

### 発明の開示

20

上記目的を達成するため、本発明のタイミング発生回路は、所定のタイミング データを格納したタイミングメモリと、前記タイミングメモリから出力されるタ 10 イミングデータをロードし、当該タイミングデータが示すタイミングでパルス信号を出力するカウンタと、を備えたタイミング発生回路であって、前記タイミングメモリのメモリ領域を分割し、分割されたメモリ領域から出力される一又は複数のタイミングデータを選択し、選択された一又は複数のタイミングデータを前記カウンタにロードすることにより当該一又は複数のタイミングデータで示され 3ーのタイミングのパルス信号を出力させるロードデータ切替手段を備える構成としてある。

このような構成からなる本発明のタイミング発生回路によれば、ロードデータ 切替手段により、所定のタイミングデータを格納したタイミングメモリのメモリ 領域をアドレス方向 (メモリ列方向) やデータのビット幅方向 (メモリ行方向) に分割することができる。そして、分割されたタイミングデータを選択してカウンタにロードすることにより、分割された一又は複数のタイミングデータで示される一のタイミングのパルス信号を出力させることができる。

これにより、タイミングメモリの回路構成を変えることなく、最大遅延量を大きくしたり、タイミングセット数を増加させることが可能となり、各ICテスタ (半導体試験装置)に最適な機能を備えたタイミング発生回路を低コストで容易に得ることができ、汎用性、拡張性に優れたタイミング発生回路を実現することができる。

そして、本発明のタイミング発生回路は、前記ロードデータ切替手段が、切替 30 により、前記タイミングメモリのメモリ領域をアドレス方向で分割し、分割され

たメモリ領域から出力される複数の各タイミングデータをデータビット幅方向に つなげて一のタイミングデータとして前記カウンタにロードする構成としてある。 具体的には、前記ロードデータ切替手段が、切替により前記タイミングメモリの一又は複数のアドレスを指定し、該当する一又は複数の各アドレスに格納された一又は複数のタイミングデータを出力させるアドレス選択回路と、切替により、前記タイミングメモリから一のタイミングデータが出力されるときには当該一のタイミングデータをそのまま一のカウンタにロードするとともに、前記タイミングメモリから複数のタイミングデータが出力されるときには当該複数のタイミングデータをカスケードした複数のカウンタにロードすることにより、前記一又は複数のタイミングデータで示される一のタイミングのパルス信号を出力させるロードデータ切替回路と、を備える構成としてある。

さらに、前記アドレス選択回路が、切替により、指定された1個のアドレスを分割することによりN個(Nは自然数)のアドレスを指定し、前記タイミングメモリからN個のタイミングデータを出力させ、前記ロード切替回路が、切替により、前記N個のタイミングデータをカスケードしたN個のカウンタにロードすることにより、N個のタイミングデータで示される1個のタイミングのパルス信号を出力させる構成としてある。

このような構成からなる本発明のタイミング発生回路によれば、タイミングメモリのメモリ領域をアドレス方向に分割することができ、一のアドレスを指定して複数のタイミングデータを出力させることができる。そして、この複数のタイミングデータをカウンタにカスケードにロードすることにより、例えばビット幅が2倍のタイミングデータが示すタイミングでパルス信号を出力させることができる。

これにより、タイミングメモリの回路構成を変えることなく、最大遅延量を大 25 きくすることができ、各ICテスタに最適な最大遅延量を低コストで容易に得る ことができる。

一方、本発明のタイミング発生回路は、前記ロードデータ切替手段が、切替により、前記タイミングメモリのメモリ領域をデータビット幅方向で分割し、分割 30 されたメモリ領域から出力される各タイミングデータのうちーのタイミングデー タを選択して前記カウンタにロードする構成とすることができる。

具体的には、前記ロードデータ切替手段が、指定された前記タイミングメモリの一のアドレスに格納されたタイミングデータを複数のタイミングデータに分割し、切替により、分割された複数のタイミングデータを出力させ、又は分割された複数のタイミングデータのうち一のタイミングデータを出力させるデータ分割回路と、切替により、前記タイミングメモリから分割された複数のタイミングデータが出力されるときには当該複数のタイミングデータをカスケードした複数のカウンタにロードするとともに、前記タイミングメモリから分割された一のタイミングデータが出力されるときには当該一のタイミングデータをそのまま一のカウンタにロードすることにより、前記分割された複数又は一のタイミングデータで示される一のタイミングのパルス信号を出力させるロードデータ切替回路と、を備える構成とすることができる。

また特に、前記データ分割回路が、指定された1個のアドレスに格納される1個のタイミングデータをN個に分割して入力するとともに、当該N個に分割されたタイミングデータの一部又は全部を指定して出力させ、前記ロード切替回路が、前記N個に分割された各タイミングデータを対応するN個のカウンタにロードすることにより、一アドレスにつきN個のタイミングデータで示されるタイミングのパルス信号を出力させる構成とすることができる。

このような構成からなる本発明のタイミング発生回路によれば、タイミングメ 20 モリのメモリ領域をデータのビット幅方向に分割することができ、一のタイミン グデータから複数のタイミングデータを出力させることができる。そして、この 複数のタイミングデータの中から一のタイミングデータを選択することにより、 例えばアドレス深さが2倍のデータセット数のタイミングデータを出力させるこ とができる。

25 これにより、タイミングメモリの回路構成を変えることなく、タイミングセット数を増加させることができ、各ICテスタに最適なタイミングセット数を備えたタイミング発生回路を低コストで容易に得ることができる。

そして、本発明に係るタイミング発生回路を備えた半導体試験装置は、試験対 30 象となる被試験デバイスに所定の試験パターン信号を入力し、この被試験デバイ

15

スから出力される応答出力信号を所定の期待値パターン信号と比較することにより、当該被試験デバイスの良否を判定する半導体試験装置であって、前記試験パターン信号の基準クロック信号を所定時間遅延させた遅延クロック信号として出力するタイミング発生回路を備え、このタイミング発生回路が本発明の上述したいずれかのタイミング発生回路によって構成してある。

このような構成からなる本発明のタイミング発生回路を備えた半導体試験装置によれば、タイミングメモリに格納されたタイミングデータは、本発明に係るタイミング発生回路によって、所定のタイミングデータを格納したタイミングメモリのメモリ領域がアドレス方向(メモリ列方向)やデータのビット幅方向(メモリ行方向)に分割される。そして、分割されたタイミングデータが組み合わされて所定の遅延量やタイミングセット数のタイミングデータとして取得され、所望のタイミングを示すパルス信号として出力されることになる。

これにより、タイミングメモリの回路構成を変えることなく、最大遅延量を大きくしたり、タイミングセット数を増加させることができ、試験対象となる各 I Cに最適なタイミングデータを低コストで容易に得ることが可能となる、汎用性, 拡張性に優れた半導体試験装置を実現することができる。

#### 図面の簡単な説明

第1図は、本発明の第一実施形態に係るタイミング発生回路のタイミングエッ 20 ジ生成部を示す回路ブロック図である。

第2図は、第1図に示すタイミングエッジ生成部のタイミングメモリにおける タイミングデータ長の切替えを概念的に示す説明図である。

第3図は、第1図に示すタイミングエッジ生成部のダウンカウンタの詳細を示す回路ブロック図である。

25 第4図は、本発明の第一実施形態に係るタイミング発生回路におけるモード切替えによって得られるタイミングデータの詳細を示す表である。

第5図は、本発明の第二実施形態に係るタイミング発生回路のタイミングメモリにおけるタイミングセット数の切替えを概念的に示す説明図である。

第6回は、本発明の第二実施形態に係るタイミング発生回路のタイミングメモ 30 リの内部構成を示す回路ブロック図である。 第7図は、本発明の第二実施形態に係るタイミング発生回路のダウンカウンタの詳細を示す回路ブロック図である。

第8図は、本発明の第二実施形態に係るタイミング発生回路の変更例を概念的に示す説明図であり、タイミングメモリのメモリ領域をデータビット幅方向に不均等に分割した場合である。

第9図は、本発明の第二実施形態に係るタイミング発生回路の変更例を概念的 に示す説明図であり、タイミングメモリのメモリ領域をデータビット幅方向に均 等に4分割した場合である。

第10図は、一般的な半導体メモリ試験装置の基本構成を示すブロック図であ 10 る。

第11図は、従来のタイミング発生回路の詳細(タイミングエッジ生成部)を示す回路ブロック図である。

第12図は、第11図に示すタイミングエッジ生成部のダウンカウンタの詳細を示す回路ブロック図である。

15

### 発明を実施するための最良の形態

以下、図面を参照して、本発明に係るタイミング発生回路の好ましい実施形態について説明する。

### [第一実施形態]

20 まず、本発明のタイミング発生回路の第一実施形態について、第1図〜第4図 を参照して説明する。

第1図は、本発明の第一実施形態に係るタイミング発生回路のタイミングエッジ生成部を示す回路ブロック図である。

第2図は、第1図に示すタイミングエッジ生成部のタイミングメモリにおける 25 タイミングデータ長の切替えを概念的に示す説明図である。

第3図は、第1図に示すタイミングエッジ生成部のダウンカウンタの詳細を示す回路プロック図である。

これらの図に示す本実施形態のタイミング発生回路(タイミングエッジ生成部)は、第10図に示したような半導体試験装置に備えられるようになっている。

30 半導体試験装置は、試験対象となる半導体デバイス(DUT)へ試験パターン

20

25

30

信号を入力し、DUTから出力される応答出力信号を所定の期待値パターン信号 と比較してその一致,不一致を判定することでDUTの試験を行う装置である。

そして、このような半導体試験装置には、DUTに対して所定のタイミングで試験信号を印加するために、DUTに印加する波形のタイミング生成を行うタイミング発生回路(TG)が備えられ(第10図参照)、このTGとして、本実施形態に係るTG(タイミング発生回路)が備えられるようになっている。

第1図に示すように、本実施形態のTGは、上述した従来のTGと同様、所定のタイミングデータ(例えば試験信号の基準クロックの遅延データ等)を格納したタイミングメモリ(TMM)10と、TMM10から出力されるタイミングデータをロードし、タイミングデータが示すタイミングでパルス信号を出力する複数のダウンカウンタ20と、ダウンカウンタ20にロード信号を入力するカウンタロードイネーブル選択回路30を備えている。

TMM10は、第2図(a)に示すように、例えば総ビット数 $m \times n$ の複数ビット出力(mビット)メモリからなり、mビット( $bm-1 \sim b0$ )のタイミングデータが各アドレス( $Adr:0 \sim Adr:n-1$ )に格納できるようになっている。

そして、このTMM10のメモリ領域が後述するロードデータ切替手段により 分割できるようなっており、第2図(b)に示すように、タイミングデータをデ ータビット幅方向につなげて、一のタイミングデータとしてより遅延量の大きい データを次段のダウンカウンタ20にロードできるようになっている。

ダウンカウンタ20は、TMM10から出力されるタイミングデータがセットされるmビットダウンカウンタからなり、カウンタロードイネーブル選択回路30のロード信号によってセットされたタイミングデータがロードされることにより、タイミングデータが示す値をCLK信号に同期して1ずつ減数(ダウンカウント)する。

そして、ダウンカウントされたタイミングデータが"0"になると、ダウンカウンタ20はパルス信号("Allゼロ"信号)を出力する。このパルス信号が図示しないパターン発生器等にタイミング信号として入力されて、CLK信号周期の任意の整数倍の遅延時間で示されるタイミング信号が発生されることになる。

ここで、本実施形態のTGでは、上述した従来のTGと同様、ダウンカウンタ 20 が複数備えられるようになっており、第1図に示す例では、4相のダウンカウンタ 20 a  $\sim$  20 d が備えられるようになっている(第3図参照)。そして、4相のダウンカウンタ 20 a  $\sim$  20 d の出力側には4入力のORゲート23が備えられ、4相のダウンカウンタ 20 a  $\sim$  20 d からのパルス信号が順次取り込まれるようになっている。

このように複数のダウンカウンタ20a~20nを備えることで、一のダウンカウンタにおいてあるタイミング信号のダウンカウントが行われている間に、次のタイミング信号を他のダウンカウンタにロードしてダウンカウントすることができる。

さらに、本実施形態では、複数(4相)のダウンカウンタ20 a  $\sim$  20 d は、ロードデータ切替回路50(後述)を介して、モード信号の切替により、4個のダウンカウンタ20 a  $\sim$  20 d を 2個ずつカスケード(20 a と 20 b, 20 c と 20 d) できるようになっている。

- 15 具体的には、第3図に示すように、1相目のダウンカウンタ20aのCOは、モード信号の切替により2相目のダウンカウンタ20bのCIに入力されて両カウンタ20a,20bはカスケードされる。同様に、3相目のダウンカウンタ20cのCOは、モード信号の切替により4相目のダウンカウンタ20dのCIに入力されて、両カウンタ20c,20dはカスケードされる。
- 20 このようにカスケードされた 2 個のダウンカウンタ 2 0 a , 2 0 b 又は 2 0 c , 2 0 d にT MM 1 0 から 2 個のタイミングデータで示される一のタイミングのパルス信号を出力できるようになっている。

カスケードされる2個のダウンカウンタ20a,20b(又は20c,20d)の出力側には、第3図に示すように、ANDゲート25a(又は25b)が備えられ、2個のタイミングデータで示される一のタイミングのパルス信号が出力されるようになる。また、第3図にように、カスケードされる二組のダウンカウンタ20a,20b及び20c,20dの出力側には2入力のORゲート24が備えられ、二組のダウンカウンタ20a,20b及び20c,20dからのパ30 ルス信号が順次取り込まれるようになっている。

25

これにより、本実施形態のダウンカウンタ20では、2個のタイミングデータをデータビット幅方向につなげて、より大きい遅延量を示すパルス信号を出力することができる。

そして、本実施形態では、TMM10のメモリ領域を分割し、分割されたメモリ領域から出力される一又は複数のタイミングデータを選択し、選択された一又は複数のタイミングデータを複数のダウンカウンタ20にロードすることにより、ロードされた一又は複数のタイミングデータで示される一のタイミングでパルス信号を出力させるロードデータ切替手段を備えている。

ロードデータ切替手段は、モード信号の切替 ("H"又は"L")により、

10 TMM10のメモリ領域をアドレス方向で分割し、分割されたメモリ領域から出力される複数の各タイミングデータをデータビット幅方向につなげて(第2図参照)、一のタイミングデータとしてダウンカウンタ20にロードする手段である。

具体的には、本実施形態のロードデータ切替手段は、第1図及び第3図に示すように、アドレス選択回路40と、ロードデータ切替回路50、及びタイミングデータ選択回路60を備えて構成されている。

アドレス選択回路40は、切替により、TMM10の一又は複数のアドレスを 指定し、該当する一又は複数の各アドレスに格納された一又は複数のタイミング データを出力させるようになっている。

本実施形態では、アドレス選択回路40は、第1図に示すように、モード信号 20 の切替により、指定された1個のアドレスを分割することによりN個(Nは自然数)のアドレスを指定し、タイミングメモリからN個のタイミングデータを出力 させるようになっている。

より具体的には、アドレス選択回路40は、モード信号の切替により、TMM 10のアドレスを1個又は2個指定し、該当するアドレスから1個又は2個のタイミングデータを出力させるようになっている。

本実施形態では、モード信号 "H" ("1")を入力することにより有効アドレスを1/2にし、2個のアドレスを同時にイネーブルにすることで、1個のアドレスを2個のアドレスに分割するようになっている。

このように有効アドレスを1/2にして1個のアドレスを2個のアドレスに分 30 割するには、アドレスのMSBを "H "又は" L "に切り替えるセレクタを設

けることで容易に実現することができる。

なお、アドレス選択回路 40 は、モード信号 "L" ("0") を入力したときには、同一のアドレスが 2 個指定されることになる。

ロードデータ切替回路50は、切替により、TMM10から一のタイミングデータが出力されるときには当該一のタイミングデータをそのまま一のダウンカウンタ20にロードするとともに、TMM10から複数のタイミングデータが出力されるときには当該複数のタイミングデータをカスケードした複数のダウンカウンタ20にロードすることにより、一又は複数のタイミングデータで示される一のタイミングのパルス信号を出力させるようになっている。

10 具体的には、ロードデータ切替回路 50は、アドレス選択回路 40に入力されるのと同じモード信号の切替により、N個(2個)のタイミングデータを、カスケードしたN個(2個)のダウンカウンタ  $20a \sim 20n$ にロードして、N個(2個)のタイミングデータで示される 1 個のタイミングのパルス信号を出力させるようになっている。

15 本実施形態では、第3図に示すように、ロードデータ切替回路50はモード信号で切り替えられる3個のセレクタ50a,50b,50cからなっている。

セレクタ 50 a  $\sim 50$  c は、TMM10 から 2 個のタイミングデータが出力されるときには、モード信号 "H" ("1")が入力されて、次段の 4 個のダウンカウンタ 20 a  $\sim 20$  d を 2 個ずつカスケードに接続し(20 a と 20 b、20 b と 20 d)、当該 2 個のタイミングデータを、カスケードされた各ダウンカウンタ 20 a 及び 20 b、ダウンカウンタ 20 c 及び 20 d にロードして、一のタイミングのパルス信号を出力させる。

一方、TMM10から1個のタイミングデータが出力される場合には、モード信号"L"("0")が入力されて、1つ目のセレクタ50aを介して、当該25 1個のタイミングデータが4個のダウンカウンタ20a~20dに順次所定のタイミングでセットされるようになる。この場合には、ダウンカウンタ20a~20dは、上述した従来のTGの場合と同様に動作することになる(第11図,第12図参照)。

タイミングデータ選択回路 6 0 は、ロードデータ切替回路 5 0 と、ダウンカウ 30 ンタ 2 0 から出力される 1 個又は 2 個のタイミングデータに基づくパルス信号の

いずれかを選択するようになっている。

具体的には、タイミングデータ選択回路 60 は、アドレス選択回路 40, ロードデータ切替回路 50 に入力されるのと同じモード信号によって切替可能なセレクタからなり、モード信号 "L" ("0") のときには、4相の各ダウンカウンタ 20 a  $\sim 20$  d から順次出力されるパルス信号を選択,出力する。モード信号 "H" ("1") のときには、カスケードされた 2 個のダウンカウンタ 20 a, 20 b 及び 20 c, 20 d から出力されるパルス信号を選択,出力する。

次に、以上のような構成からなる本実施形態に係るタイミング発生回路の動作 10 について、図面を参照しつつ説明する。

本実施形態では、TMM10のメモリ領域をそのまま使用してメモリの通常のビット幅のタイミングデータを格納、出力させる場合(標準遅延モード)はモード信号を"L"に切り替え、TMM10のメモリ領域を分割して2個のデータをつなげてより遅延量の大きいデータを出力させる場合(長遅延モード)はモード信号を"H"に切り替える。

モード切替は半導体試験装置を使用するユーザ等が、試験する半導体等に応じて任意に選択し、予め切り替えることができる。

### [標準遅延モード]

15

25

まず、TMM10のメモリ領域をそのまま使用する標準遅延モードの場合は、 20 モード信号を"L"に設定する。なお、この場合には、本実施形態のTGは上 述した従来のTGと同様に使用できることになる(第11図,第12図参照)。

アドレス選択回路 40 は、モード信号 "L" が入ると有効アドレスを1/2 にすることなく、TMM 10 の1 個(同一)のアドレスをイネーブルするので、指定した 1 個のアドレス(第1 図に示すADR A又はADR B)に対して所望のタイミングデータ(第1 図に示すmビットのWDT)を格納し出力させることができる。

TMM 10 からはmビットのデータ(第1 図に示すDOUT A又はDOUT B)が出力され、当該mビットのデータが次段のロードデータ切替回路 50 及びダウンカウンタ 20 a  $\sim$  20 d に入力される。

30 具体的には、第3図に示すように、タイミングデータ(第3図に示すD<m-

1...0>)は、そのまま1相目のダウンカウンタ20 a と3相目のダウンカウンタ20 c にセットされるとともに、同一のデータ(第3図に示すD<m-1...0>)がロードデータ切替回路50のセレクタ50 a を介して2相目のダウンカウンタ20 b と4相目のダウンカウンタ20 d にセットされる。

5 各ダウンカウンタ  $20 a \sim 20 d$ にセットされたタイミングデータは、カウンタロードイネーブル選択回路 30 のロード信号によりロードされることで、各ダウンカウンタ  $20 a \sim 20 d$  で CLK 信号に同期して 1 ずつ減数される。

そして、ダウンカウントされたタイミングデータが"0"になると、各ダウンカウンタ20a~20dからパルス信号("ALLゼロ"信号)が出力され、

10 ORゲート23を介してタイミングデータ選択回路60で選択される。このパルス信号が、図示しないパターン発生器等にタイミング信号として入力される。

このように標準遅延モードでは、第4図の表に示すように、TMM10のメモリ領域(第2図に示すメモリではn×m)がそのまま使用されてデータが格納, 出力されることになるので、使用できるタイミングデータはmビット幅のデータがnセットとなる。

また、ダウンカウンタ 2 0 a  $\sim$  2 0 d は、mビットダウンカウンタが 4 相使用され、最大のタイミング遅延は [SysCLK (2 $^{m}$ -1), m=1... m] となる。

#### [長遅延モード]

25

20 次に、TMM10のメモリ領域を分割してより遅延量の大きいデータを使用する長遅延モードの場合は、モード信号を"H"に設定する。

アドレス選択回路 40 は、モード信号 "H"が入ると有効アドレスを1/2 にして、TMM1002個のアドレスをイネーブルする。これにより、指定した 2 個のアドレス(第1 図に示すADR A及びADR B)に対して所望のタイミングデータ(第1 図に示すmビットのWDT)を格納し出力させることができる。

これにより、TMM10からは2個のアドレスからそれぞれタイミングデータが出力され(第1図に示すDOUT A及びDOUT B)、2個のmビットのデータが次段のロードデータ切替回路50及びダウンカウンタ $20a\sim20$ dに入力される。

30 具体的には、第3図に示すように、2個のmビットのタイミングデータのうち、

一方のmビットのデータ(第3図に示すD<m-1...0>)がそのまま1相目のダウンカウンタ20cにセットされる。

そして、各ダウンカウンタ  $20 a \sim 20 d$ は、第 3 図に示すように、モード信号 "H"が入ることで、1 相目のダウンカウンタ 20 a のC Oが 2 相目のダウンカウンタ 20 b のC I に入力され、同様に 3 相目のダウンカウンタ 20 c のC

10 〇が4相目のダウンカウンタ20dのCIに入力され、ダウンカウンタ20a, 20b及びダウンカウンタ20c, 20dがカスケードされる。

これにより、2個のタイミングデータがデータのビット幅方向につながれることになり、タイミングデータは、ビット幅が標準遅延モードのビット幅(mビット)の2倍(2mビット)となる。

- 15 すなわち、各ダウンカウンタ20a~20dにセットされたタイミングデータがカウンタロードイネーブル選択回路30のロード信号によりロードされることで、2個のタイミングデータがカスケードされた2個のダウンカウンタ20a,20b(又は20c,20d)でダウンカウントされる。これにより、標準遅延モードの2倍のピット幅で示される長遅延データをカウントすることができる。
- 20 その後は、標準遅延モードの場合と同様、ダウンカウントされたタイミングデータが"0"になると、各ダウンカウンタ20a,20b及び20c,20dからパルス信号("Allゼロ"信号)が出力され、これがANDゲート25a,25b及びORゲート24を介してタイミングデータ選択回路60で選択される。このパルス信号が、図示しないパターン発生器等にタイミング信号として25 入力される。

このような長遅延モードでは、第4図の表に示すように、TMM10のメモリ領域を組み合わせた状態でデータが格納,出力されることになるので(n/2  $\times 2$  m)、使用できるタイミングデータは2 mビット幅のデータがn/2 セットとなる。

30 また、ダウンカウンタ20.a~20dは、2個のダウンカウンタ20a,20

b(又は20c, 20d)がカスケードされるので、2mピットダウンカウンタが2相使用されることになり、最大のタイミング遅延は [SysCLK ( $2^{M}-1$ ),  $1 \le M \le 2m$ ] となる。

- 5 以上のようにして本実施形態のタイミング発生回路では、総ビット数m×nの複数ビット(mビット)出力メモリ(TMM10)へのアクセスとして、複数のアドレスを一つのアドレスでアクセスし、メモリセル数の増減を必要とすることなく、切替可能なフレキシブルな構成をモード信号という最小限の制御信号(モード信号は少なくとも一本)とセレクタ回路で切替可能とすることができ、
- 10 一つのメモリ構成( $m \times n$ )で実質的に複数のメモリ構成を実現することができる。

これにより、従来のICテスタ(半導体試験装置)と同様のメモリ構成のTS数、タイミングエッジ最大遅延のTGを使用して、従来と同様のデバイスを試験できるだけでなく、従来のTGでは不可能であったローコストなデバイス測定も可能となる。

すなわち、本実施形態のTGによれば、複数種類のTS数、タイミング最大遅延量を有する、特性の異なるTGを一体的に共存させて、従来と同様の回路規模で複数種のTG回路を実現することができる。

なお、本実施形態では、従来TGと比較して(第11図参照)、システムバス のデータビット幅をmビットから2mビットにする必要があるが、これはデータ ビットが許容される範囲内で実現可能であり、回路規模の増大とはならない。また、回路構成によりシステムバスのデータビット幅をmビット以上にすることが 困難な場合には、TMM10へのタイミングデータの書き込みを、システムバス インターフェイスが二度書き込みにいけば良く、本実施形態のTGを実施するこ とができる。

以上説明したように、本実施形態に係るタイミング発生回路によれば、TMM 10のメモリ領域をアドレス方向に分割して、一のアドレスを指定して複数のタイミングデータを出力させることができる。

そして、この複数のタイミングデータをダウンカウンタ20にカスケードにロ 5 ードすることにより、例えばビット幅が2倍のタイミングデータで示される長遅 延のタイミングでパルス信号を出力させることができる。

これにより、TMM10の回路規模を増大させることなく、最大遅延量を大きくすることができ、ICテスタに最適な最大遅延量を低コストで容易に得ることができる。

10

#### [第二実施形態]

次に、本発明のタイミング発生回路の第二実施形態について、第5図〜第7図 を参照して説明する。

第5図は、本発明の第二実施形態に係るタイミング発生回路のタイミングメモ 15 リにおけるタイミングセット数の切替えを概念的に示す説明図である。

第6図は、本実施形態に係るタイミング発生回路のタイミングメモリの内部構成を示す回路ブロック図である。

第7図は、本実施形態に係るタイミング発生回路のダウンカウンタの詳細を示す回路ブロック図である。

20 これらの図に示す本実施形態のTGは、上述した第一実施形態の変更実施形態であり、第一実施形態のTGがTMM10のメモリ領域をアドレス方向で分割して複数のタイミングデータをデータビット幅方向につなげていたのに対して(第2図参照)、本実施形態では、TMM10のメモリ領域をデータビット幅方向で分割することにより、使用できるタイミングデータのTS数を増加できるようにしたものである。

すなわち、本実施形態のTGは、TMM10のメモリ領域の分割方向(アドレス方向かデータビット幅方向か)を除いては、基本的に第一実施形態で示したTG及び半導体試験装置と同様の構成とすることができる。従って、同様の構成部分については適宜同一符号を付して詳細な説明は省略する。

30 第5図に示すように、本実施形態では、ロードデータ切替手段が、切替により、

TMM10のメモリ領域をデータビット幅方向で分割し、分割されたメモリ領域から出力される各タイミングデータのうち一のタイミングデータを選択してダウンカウンタ20にロードする構成になっており、これによって、TMM10のメモリ構成を変えることなく、使用できるタイミングデータのセット数(TS数)が増加できるようになっている。

具体的には、本実施形態のロードデータ切替手段は、第6図に示すデータ分割回路70と、第7図に示すロードデータ切替回路50、及びタイミングデータ選択回路60(図示省略)を備えて構成されている。

本実施形態のTMM10は、第6図に示すように、メモリ領域がデータビット 10 幅方向で2分割され、MSB側のメモリ10aとLSB側のメモリ10bとで構成されている。そして、この2分割されたTMM10の両メモリ10a, 10bにデータ分割回路70を介してデータが書き込まれ、1個又は2個のタイミングデータが読み出されるようになっている。

データ分割回路70は、指定されたTMM10の一のアドレスに格納されたタ 15 イミングデータを複数のタイミングデータに分割し、切替により、分割された複 数のタイミングデータを出力させ、又は分割された複数のタイミングデータのう ち一のタイミングデータを出力させるようになっている。

本実施形態では、データ分割回路 7 0 は、指定された 1 個のアドレスに格納される 1 個のタイミングデータを N 個 (N は自然数) に分割して入力するとともに、

20 当該N個に分割されたタイミングデータの一部又は全部を指定して出力させるようになっている。

ここで、データビット幅方向に分割して各分割データにアドレスを割り当てようとすると、必要となるアドレスビット数は下記の式で示すようになる。 アドレス数: n = 2\*

25 必要アドレスビット数:x=log<sub>2</sub>n

30

本実施形態では、データビット幅方向にデータを2分割しているので、アドレス値を1ビット増加させることで対応できるようになる。このように、本実施形態におけるアドレス値のMSB(第6図に示すAdr<x-1>)は、タイミングデータが分割された場合に各データのアドレスを示す場合にだけ使用されるアドレスビットとなる。

30

このようなデータ分割回路 7 0 によれば、必要となる最大アドレス数に応じたアドレスビット数を予め用意することで、2分割以上の任意の分割数に対応することが可能となる。

具体的には、データ分割回路70は、MSB側セレクタ70aとLSB側セレ 5 クタ70bの2個のセレクタを備えている。

MSB側セレクタ70 a は、モード信号の切替により、指定されたTMM10の1個のアドレス値のMSBが"H"("1")のときに、当該アドレスのMSB側のメモリ10 a を書き込みイネーブルにする。

LSB側セレクタ70bは、アドレス値のMSBが "L" ("0") のとき 10 に、当該LSB側のメモリ10bを書き込みイネーブルにする。

また、データ分割回路70は、セレクタ71を備えている。

このセレクタ71は、モード信号の切替により、TMM10に書き込まれる所定のビット幅のタイミングデータ(第6図では $bm-1\sim b00$ のmビット)のうち、MSB側の半分のデータ(第6図では $bm-1\sim bm/2$ 0m/2ビット)

15 又はLSB側の半分のデータを(第6図では $bm/2-1\sim b00m/2$ ビット)をTMM100MSB側のメモリ10aに書き込むようになっている。

また、セレクタ71は、モード信号が"L"("0")のときは、1個のタイミングデータのMSB側半分のデータ(第6図では $bm-1\sim bm/2$ のm/2ビット)をTMM10のMSB側のメモリ10aに書き込む。このとき、LSB側半分のデータ(第6図では $bm/2-1\sim b0$ のm/2ビット)は、TMM100のLSB側のメモリ10bに書き込まれる。

従って、モード信号 "L" ("0")の場合には、TMM10は、通常のビット幅(第6図ではmビット)のデータ幅を持つ、通常のアドレス数(第6図では深さx-1)を持つTMMとして機能する。なお、このモード "L" ("0")の場合には、アドレス値のMSB(第6図ではAdr<x-1)は無視されて使用されないことになる。

一方、モード信号が"H"("1")のときは、2個のセレクタ70 a,70 bが、指定されたアドレス(第6図に示すAdr<x-1...0>)のMSBの値(第6図に示すAdr<x-1>)に応じてイネーブルする有効アドレスを切り替える。

5 まず、指定されたアドレスのMSBが "H" ("1") のときは、MSB側 セレクタ70 a を介して、TMM10の当該アドレスのMSB側メモリ10 a が 書き込みイネーブル (WE) となる。

一方、指定されたアドレス値のMSBが"L"("0")のときは、LSB 側セレクタ70bを介して、TMM10の当該アドレスのLSB側メモリ10b が書き込みイネーブル(WE)となる。

そして、セレクタ71は、モード信号が"H"("1")のときは、1個のタイミングデータのLSB側半分のデータ(第6図では $bm/2-1\sim b0$ のm/2ビット)をTMM10のMSB側及びLSB側メモリ10a, 10bに書き込む。

- 15 従って、モード信号 "H" ("1")の場合には、TMM10は、通常の半分のビット幅(第6図ではm/2ビット)のデータ幅を持つ、通常の2倍のアドレス数(第6図では深さ2x-2)を持つTMMとして機能する。なお、このモード "H" ("1")では、MSB側半分のデータ(第6図では $bm-1\sim bm/2$ のm/2ビット)は無視されて使用されないことになる。
- 20 ロードデータ切替回路 5 0 は、切替により、TMM 1 0 から分割された複数のタイミングデータが出力されるときには当該複数のタイミングデータをカスケードした複数のダウンカウンタ 2 0 にロードするとともに、TMM 1 0 から分割された一のタイミングデータが出力されるときには当該一のタイミングデータをそのまま一のダウンカウンタ 2 0 にロードすることにより、分割された複数又は一のタイミングデータで示される一のタイミングのパルス信号を出力させるようになっている。

具体的には、ロード切替回路 50 は、データ分割回路 70 に入力されるのと同じモード信号の切替により、N個(2 個)に分割された各タイミングデータを対応するN個(2 個)のダウンカウンタ 20 a  $\sim$  20 n にロードすることにより、

30 ーアドレスにつきN個(2個)のタイミングデータで示されるタイミングのパル

ス信号を出力させるようになっている。

本実施形態では、第一実施形態の場合と同様に、TMM10から出力されるタイミングデータがセットされるmビットのダウンカウンタ20が任意のN相備えられており(ダウンカウンタ20a~20n)、ロード切替回路50は、この任意のN相のmビットダウンカウンタ20a~20nに、TMM10からの分割して出力されるタイミングデータ(第7図に示すDOUT MSBとDOUT LSB)のうち、MSB側(第7図に示すDOUT MSB)をダウンカウンタ20のデータ入力に接続する。

具体的には、MODEが立っていないとき、すなわちモード信号"L" ("0")のときは、TMM10のタイミングデータの有効ビットは通常のビット幅(mビット)なので、ロード切替回路50はMSB側のタイミングデータ(第7図に示すDOUT MSB)をダウンカウンタ20a~20nにセットする。このとき、LSB側のタイミングデータ(第7図に示すDOUT LSB)はそのままダウンカウンタ20a~20nにセットされる。これにより、ダウンカウン タ20a~20nではmビットのタイミングデータで示されるタイミングがダウンカウントされることになる。

一方、MODEが立っているとき、すなわちモード信号 "H" ("1")のときは、タイミングデータの有効ビットは半分(m/2ビット)となるので、ロード切替回路 50のセレクタ入力は "L" レベルにする。これにより、ダウンカウンタ 20にセットされるデータはLSB側のタイミングデータ(第7図に示す $DOUT\ LSB$ )だけになり、有効ビット数はm/2となり、m/2ビットのタイミングデータで示されるタイミングがダウンカウントされることになる。

ダウンカウンタ20a~20nの次段には、第一実施形態と同様のORゲート23が備えられ、さらに次段には図示しないタイミングデータ選択回路60が備25 えられる。これらは第一実施形態と同様に動作するものであり、詳細な説明は省略する。

なお、本実施形態では、第7図に示すように、mビットダウンカウンタはモード信号の切替に拘わらず接続構成は不変となっているが、これを、第一実施形態で示したカスケードに接続切替可能な構成とすることも勿論可能である。

30 その場合には、モード信号"H"("1")のときに有効データビット数が

m/2となるように、m/2ビットのダウンカウンタ20a~0nで第3図で示した構成となるように予めカウンタを組んでおく。これにより、MODE=0では(第3図と同様に)m/2ビットのダウンカウンタ20a~20nを2つカスケード接続となるようにセレクタを組み(第3図のセレクタ50a~50c参5 照)、<math>N相mビットダウンカウンタとし、MODE=1では2N相m/2ビットダウンカウンタとして動作させることができる。

このようなカウンタ構成にすると、MODE=1 のときはテストレートに対してその 2 N倍のタイミングエッジ出力を可能にできる利点がある。

10 以上のような構成からなる本実施形態のタイミング発生回路によれば、TMM 10のメモリ領域をデータのビット幅方向に分割することができ、一のタイミングデータから複数のタイミングデータを出力させることができる。

そして、この複数のタイミングデータの中から一のタイミングデータを選択することにより、タイミングデータの遅延量は少なくなるが、TS数を増加することができる。例えばアドレス深さが2倍のデータセット数のタイミングデータを出力させることができる。

これにより、TMM10の回路構成を変えることなく、タイミングセット数を増加させることができ、各ICテスタに最適なタイミングセット数を備えたタイミング発生回路を低コストで容易に得ることができる。

20

15

以上、本発明のタイミング発生回路について、好ましい実施形態を示して説明 したが、本発明に係るタイミング発生回路は、上述した実施形態にのみ限定され るものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでも ない。

25 例えば、上述した第一及び第二実施形態では、TMMのメモリ領域を均等に2 分割する例を示したが、メモリ領域の分割は均等でなくても良く、また、分割数 も2分割には限られない。

第8図に示すように、TMM10のメモリ領域をデータビット幅方向に分割する場合に、分割するビット数を不均等にすることもできる。

30 第8図(a)では、 $Adr: 0 \sim Adr: n/2-1$ ではm-1ビットのタイミン

グデータ遅延が記憶可能で、 $Adr: n / 2 \sim Adr: n - 1$ では1ビット分のみの遅延が記憶できる。

同様に、第8図(b)の場合は、 $Adr: 0 \sim Adr: n/2-1$ では2ビットのタイミングデータ遅延が記憶可能で、 $Adr: n/2 \sim Adr: n-1$ ではm-2ビット分の遅延が記憶できる。

また、第9図に示すように、タイミングデータをビット幅方向で4分割することもでき、この場合には、タイミング遅延を示すビット数はm/4となるが、アドレス数(TS数)は4nとなる。この場合、アドレスビット数として2ビット増加させれば良い。

10 このように、本発明のTMMは、設定可能なタイミング遅延の最大値とTS数を任意に異ならせることができる。従って、1ビットずつ切替を可能にすれば、n×mの総ビット数で構成される面積が一定ならば、仮想したメモリの形は自由に設定、変更できるようになる。

当然のことであるが、上述した第一及び第二実施形態を組み合わせることで、

15 アドレス方向とデータビット幅方向の双方向でのメモリ領域の分割を共存させることも可能であり、この場合にも、2ビットのモード信号により切替可能となる。例えば、以下のようにモード信号を設定することができる。

①モード信号00:通常モード(従来と同様)

②モード信号01:データ遅延増加モード(第一実施形態)

20 ③モード信号10: TS数増加モード (第二実施形態)

## 産業上の利用可能性

25

以上説明したように、本発明のタイミング発生回路によれば、タイミングデータを格納したタイミングメモリの構成を変えることなく、最大遅延量を大きくしたり、タイミングセット数を増加させることができる。

これにより、一種類のハードウェア構成により複数種類のTGを実現することができ、ローコストなデバイス測定が可能となるタイミング発生回路と半導体試験装置を提供することができる。

### 請求の範囲

1. 所定のタイミングデータを格納したタイミングメモリと、

前記タイミングメモリから出力されるタイミングデータをロードし、当該タイ 5 ミングデータが示すタイミングでパルス信号を出力するカウンタと、を備えたタ イミング発生回路であって、

前記タイミングメモリのメモリ領域を分割し、分割されたメモリ領域から出力される一又は複数のタイミングデータを選択し、選択された一又は複数のタイミングデータを前記カウンタにロードすることにより当該一又は複数のタイミングデータで示される一のタイミングのパルス信号を出力させるロードデータ切替手段を備えることを特徴とするタイミング発生回路。

2. 前記ロードデータ切替手段が、

切替により、前記タイミングメモリのメモリ領域をアドレス方向で分割し、分 15 割されたメモリ領域から出力される複数の各タイミングデータをデータビット幅 方向につなげて一のタイミングデータとして前記カウンタにロードする請求の範 囲第1項記載のタイミング発生回路。

- 3. 前記ロードデータ切替手段が、
- 20 切替により、前記タイミングメモリの一又は複数のアドレスを指定し、該当する一又は複数の各アドレスに格納された一又は複数のタイミングデータを出力させるアドレス選択回路と、

切替により、前記タイミングメモリから一のタイミングデータが出力されるときには当該一のタイミングデータをそのまま一のカウンタにロードするとともに、15 前記タイミングメモリから複数のタイミングデータが出力されるときには当該複数のタイミングデータをカスケードした複数のカウンタにロードすることにより、前記一又は複数のタイミングデータで示される一のタイミングのパルス信号を出力させるロードデータ切替回路と、を備える請求の範囲第1項又は第2項記載のタイミング発生回路。

10

4. 前記アドレス選択回路が、切替により、指定された1個のアドレスを分割することによりN個(Nは自然数)のアドレスを指定し、前記タイミングメモリからN個のタイミングデータを出力させ、

前記ロード切替回路が、切替により、前記N個のタイミングデータをカスケードしたN個のカウンタにロードすることにより、N個のタイミングデータで示される1個のタイミングのパルス信号を出力させる請求の範囲第3項記載のタイミング発生回路。

- 5. 前記ロードデータ切替手段が、
- 10 切替により、前記タイミングメモリのメモリ領域をデータビット幅方向で分割 し、分割されたメモリ領域から出力される各タイミングデータのうち一のタイミ ングデータを選択して前記カウンタにロードする請求の範囲第1項記載のタイミ ング発生回路。
- 15 6. 前記ロードデータ切替手段が、

指定された前記タイミングメモリの一のアドレスに格納されたタイミングデータを複数のタイミングデータに分割し、切替により、分割された複数のタイミングデータを出力させ、又は分割された複数のタイミングデータのうち一のタイミングデータを出力させるデータ分割回路と、

- 20 切替により、前記タイミングメモリから分割された複数のタイミングデータが出力されるときには当該複数のタイミングデータをカスケードした複数のカウンタにロードするとともに、前記タイミングメモリから分割された一のタイミングデータが出力されるときには当該一のタイミングデータをそのまま一のカウンタにロードすることにより、前記分割された複数又は一のタイミングデータで示される一のタイミングのパルス信号を出力させるロードデータ切替回路と、を備える請求の範囲第1項又は第5項記載のタイミング発生回路。
- 7. 前記データ分割回路が、指定された1個のアドレスに格納される1個のタイミングデータをN個に分割して入力するとともに、当該N個に分割されたタイミ ングデータの一部又は全部を指定して出力させ、

前記ロード切替回路が、前記N個に分割された各タイミングデータを対応する N個のカウンタにロードすることにより、一アドレスにつきN個のタイミングデータで示されるタイミングのパルス信号を出力させる請求の範囲第6項記載のタイミング発生回路。


5

8. 試験対象となる被試験デバイスに所定の試験パターン信号を入力し、この被試験デバイスから出力される応答出力信号を所定の期待値パターン信号と比較することにより、当該被試験デバイスの良否を判定する半導体試験装置であって、

前記試験パターン信号の基準クロック信号を所定時間遅延させた遅延クロック 10 信号として出力するタイミング発生回路を備え、


このタイミング発生回路が、請求の範囲第1項〜第7項のいずれかに記載のタイミング発生回路であることを特徴とする半導体試験装置。


第1図



タイミング発生回路(タイミングエッジ生成部)


第2図






3/12


第3図




第4図


Г		$\overline{\mathbf{T}}$	<del></del>		
ダウンカウンタ		最大タイミング遅延	SysCLK(2m-1),m-1···m	SysCLK(2 <sup>M</sup> −1),1≦M≦2m	
	•	相数 bit数/相	Ħ	2m	
		相数	4	2	
		メモリ深さ(TS数)	ц	n/2	
TMM		設定デークbit幅 メモリ深さ(TS数)	ш	2m	
Ľ		総ラッチ数	п×т	$ m n/2{ imes}2m$	
			標準遅延TG (mode=0)	長遅延TG (mode=1)	






第6図







第7図



第8図





第9図



bm-1 b2/4m-1 bm/2-1 bm/4-1 b0


第10図





クイミング発生回路 (タイミングエッジ生成部)

第12図





International application No.
PCT/JP03/15920

A CLA	SSIFICATION OF SUBJECT MATTER		101/0	DE03/13920		
Int	CL1 G01R31/28					
i						
According	According to International Patent Classification (IPC) or to both national classification and IPC					
D. Fire	to international Fatent Classification (IPC) or to bo	th national classification an	d IPC			
B. FIEL	DS SEARCHED					
Int	documentation searched (classification system follow . C1 <sup>7</sup> G01R31/28	ved by classification symbo	ls)			
Document	ation searched other than minimum documentation to suyo Shinan Koho 1922–190	the extent that such d				
Jits	1022 100	o orcano animar	ients are include Toroku Kol	d in the fields searched ho 1996–2003		
• 1	ai Jitsuyo Shinan Koho 1971-200	3 Toroku Jitsuyo	Shinan Kol	ho 1994-2003		
Electronic	data base consulted during the international search (1	name of data base and, when	e practicable se	arch terms used)		
		,	- praorioabie, ge	aren terms used)		
C DOCT	IMPAIRS CONSIDERED TO THE					
	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where	appropriate, of the relevan	t passages	Relevant to claim No.		
Y	JP 2000-305800 A (Ando Ele	ctric Co Tta	),	1-8		
	02 November, 2000 (02.11.00 Full text; all drawings	),				
	(Family: none)					
Y	.TP 10_310007 7 (7)					
	JP 10-319097 A (Advantest ( 04 December, 1998 (04.12.98	Corp.),		1-8		
	Craim 2; Figs. 1, 5	<i>)</i>				
	(Family: none)			•		
A	JP 2001-124835 A (Advantest	, Co				
	$\pm \pm May$ , 2001 (11.05.01)	. corp.),		1-8		
	Full text; all drawings		ĺ	j		
	(Family: none)					
1				,		
	,		1			
			ļ	·		
	r documents are listed in the continuation of Box C.	See patent family	аплех.			
* Special of "A" document	categories of cited documents: at defining the general state of the art which is not	"T" later document publi	shed after the inter	national filing date or		
consider	cu to be of particular relevance	understand the princi	ID CORTIICS with the	application but site at a		
date	ocument but published on or after the international filing	A document of particula	ar relevance: the cl	simed invention		
cited to e	at which may throw doubts on priority claim(s) or which is establish the publication date of another citation or other	step when the docum	annot de considere	to involve an inventive		
special (	eason (as specified)  It referring to an oral disclosure, use, exhibition or other	considered to involve	an inventive sten	aimed invention cannot be when the document is		
Jucans		combination being of	more other such o	locuments, such		
man the	than the priority date claimed  "&" document member of the same patent family					
Date of the actual completion of the international search  O.5. March 2004 (0.5. 0.3. 0.4.)  Date of mai			emational search	report		
JJ Ma	O5 March, 2004 (05.03.04)  Date of mailing of the international search report  06 April, 2004 (06.04.04)					
Vame and mai	ling address of the YOA					
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				
Facsimile No.		Telephone No.				



### INTERNATIONAL SEARCH REPORT

International application No. PCT/JP03/15920

C (Continua	ation). DOCUMENTS CONSIDERED TO BE RELEVANT		03/13320
Category*			
A A	Citation of document, with indication, where appropriate, of the releva	Relevant to claim No.	
	CD-ROM of the specification and drawings at the request of Japanese Utility Model Applic 61023/1993 (Laid-open No. 26787/1995) (Advantest Corp.), 19 May, 1995 (19.05.95), Full text; all drawings (Family: none)	1-8	
ĺ			
1	·	Ì	•
			İ
			j
·		-	·
			ĺ
		-	
.			
			Ì
			i
		·	
-			1
			1
İ			
j			
	·		
m PCT/IS/	AD10 (continuation of constitution) (7.1. 1000)		



「国際出願番号 PCT/JP03/1592(

4 74 75		101/ 1703,	15920	
A. 発明の Int	風する分野の分類(国際特許分類(I P C)    . C   <sup>7</sup>			
B. 調査を	 行った分野			
調査を行った	最小限資料(国際特許分類(IPC))			
Int	. Cl7 G01R 31/28			
最小限資料以	外の資料で調査を行った分野に含まれるもの			
日本国	実用新案公報     1922-1996年       公開実用新案公報     1971-2003年			
」 日本国語	大川利奈登録公報 1996-2003年			
日本国	登録実用新案公報 1994-2003年			
国際調査で使	用した電子データベース (データベースの名称	・ ・ ・ 、調査に使用した用語)		
C. 関連する	ると認められる文献			
引用文献の カテゴリー*	引用文献名 及戊二部の祭司が開生		関連する	
Y	引用文献名 及び一部の箇所が関連する JP 2000-305800	りとさは、その関連する箇所の表示 A (安藤原与サート A + 1)	請求の範囲の番号	
	2000.11.02,全文,全	A(女藤亀気株式会社) 図(ファミリーなし)	1-8	
Y	JP 10-319097 A (*	朱式会社アドバンティ ト ١	1 0	
	1998.12.04,謂求項2.	第1図,第5図	1 – 8	
·	(ファミリーなし)			
Α	JP 2.001-124835 A	A (井式会社ではぶいニュー)		
	2001.05.11,全文,全国	図(ファミリーなし)	1 – 8	
		20,		
又 C欄の続き	にも文献が列挙されている。	□ パテントファミリーに関する別;	2C +, 42 m	
* 引用文献の	<b>シカテゴリー</b>		队在参照。 ————————————————————————————————————	
「A」特に関連	のある文献ではなく、一般的技術水準を示す	の日の後に公表された文献 「T」国際出願日又は優先日後に公表さ	カた文献でなって	
「F」国際出願日前の出際されたはまた。				
以後に公	: 表されたもの	の理解のために引用するもの「X」特に関連のある文献であって、当		
日若しくは他の特別な理由を確立するために引用する「V」体に関すった。スプサート				
ス版 (埋田を付す) 上の文献との、当業者にとって自明である組合社に				
「P」国際出願	日前で、かつ優先権の主張の基礎となる出願	よって進歩性がないと考えられる「&」同一パテントファミリー文献	もの	
国際調査を完了				
	05.03.04	国際調査報告の発送日   06.4.	2004	
国際調査機関の	名称及びあて先	特許庁審査官 (権限のある職員)	25 8203	
郵	特許庁(I S A / J P) 便番号100-8915	下中 義之	25   32   3	
東京都 <del>·</del>	千代田区霞が関三丁目4番3号	電話番号 03-3581-1101	内線 3256	





国際出願番号 PCT/JP03/15920

T		国际山風番号 PC1/JP03/	15920	
C (続き). 引用文献の	関連すると認められる文献			
カテゴリー*	- 377102100日 人で 時で面がから関係すること	関連する 請求の範囲の番号		
A	日本国実用登録出願5-61023号 公開7-26787号)の願書に添付し 記録したCD-ROM (株式会社アドバンテスト) 1995.05.19,全文,全図(フ	(日本国実用新案登録出願 た明細書及び図面の内容を	1 — 8	
		·		